วิธีการ: Gadgets ลอจิกที่ตั้งโปรแกรมได้ (cpld)

โปรแกรมลอจิกที่ตั้งโปรแกรมได้ที่ซับซ้อน (CPLD) มีบล็อกอาคารสำหรับ ICS ตรรกะ 7400-Serries จำนวนมาก วงจรรวมสามารถออกแบบบนพีซีได้เช่นเดียวกับการอัปโหลดไปยัง CPLD เพื่อใช้งานทันที ไมโครคอนโทรลเลอร์ที่เชื่อมโยงกับ CPLD เป็นเหมือนไมโครคอนโทรลเลอร์ที่จับคู่กับการ์ดวงจรที่ทำซ้ำได้รวมถึงร้านค้าอิเล็กทรอนิกส์ที่เก็บไว้อย่างสมบูรณ์

ในตอนแรกเราไม่แน่ใจในความมีเสน่ห์ที่หลากหลายเช่นเดียวกับการประยุกต์ใช้ของ CPLD ในโครงการงานอดิเรกอย่างไรก็ตามเราได้รับการมั่นใจ แกดเจ็ตตรรกะที่กำหนดเองสามารถกำจัดข้อมูลแผ่นข้อมูลการอ่านการรวม IC แบบลอจิกที่สมบูรณ์แบบรวมถึงการรอชิปมาถึง แผงวงจรนั้นง่ายกว่าด้วย CPLD เนื่องจากชิปตัวเดียวที่มีตำแหน่งพินที่ตั้งโปรแกรมได้สามารถแทนที่ ICS ตรรกะแบบส่วนตัวได้ 100 วินาที ข้อผิดพลาดวงจรสามารถแก้ไขได้โดยการอัพโหลดการออกแบบใหม่แทนที่จะแกะสลักรวมถึงการบรรจุแผงวงจรใหม่ CPLD นั้นรวดเร็วด้วยเวลาที่เกิดปฏิกิริยาเริ่มต้นที่ 100MHz แม้จะมีความเก่งกาจที่สุดของพวกเขา CPLD เป็นนวัตกรรมที่เป็นผู้ใหญ่กับชิปเริ่มต้นที่ $ 1

เรามีกระดานความก้าวหน้าในการเขียนโปรแกรมด้วยตนเองที่บ้านเพื่อให้คุณเริ่มต้น ไม่ต้องกังวลบอร์ดนี้มีอินเตอร์เฟสพอร์ตอนุกรมสำหรับทำงานกับ CPLD เช่นเดียวกับไม่จำเป็นต้องใช้โปรแกรมเมอร์ JTAG ที่แยกต่างหาก (ปกติ)

คำนำถึง cplds

เมื่อใดจะใช้ CPLD

พิจารณาการใช้ CPLD เมื่อสไตล์ต้องใช้ OIC ลอจิก 7400 ซีรี่ส์มากกว่าหนึ่งชิ้น CPLD จะถูกกว่าเร็วขึ้นเช่นเดียวกับสามารถตั้งโปรแกรมด้วยการกำหนดค่า PIN-OUT ที่สมบูรณ์แบบสำหรับ PCB ที่ง่ายขึ้น

ใช้ cpld ในรูปแบบที่ยุ่งยากที่อาจต้องใช้ซ้ำจำนวนหนึ่ง ง่ายต่อการจัดรูปแบบวงจรใหม่ในแอปพลิเคชันซอฟต์แวร์รวมถึงอัปโหลดไปยัง CPLD มากกว่าที่จะออกแบบจำแลงรวมถึงสิ่งที่แผงวงจรใหม่

เพื่อความเร็วสูงสุดรวมถึงการตอบสนองทันทีให้เลือก CPLD ความแตกต่างของความเร็วนั้นน่าทึ่งมาก CPLD เริ่มต้นที่ 100MHz ในขณะที่ไมโครคอนโทรลเลอร์ตอบสนองต่อการขัดจังหวะในไม่กี่ MHz วงจรประเภท CPLD ประเภทที่ตอบสนองต่อการกระตุ้นภายนอกปฏิกิริยาเกิดขึ้นเกือบจะทันที ไมโครคอนโทรลเลอร์ดำเนินการรหัสเพื่อตอบสนองต่อเหตุการณ์แม้กระทั่งกิจวัตรการขัดจังหวะมีเวลาแฝงค่อนข้างสูง

cpld vs fpga

FPGAS เข้าใจดีกว่า CPLD ได้ดีกว่ามาก แต่พวกเขามีลักษณะหลายอย่าง การเปรียบเทียบนี้ไม่สมบูรณ์แบบอย่างไรก็ตามเราชอบ: ที่ FPGA เป็นแกนประมวลผลที่ทำซ้ำได้ CPLD เป็นการ์ดวงจรที่ทำซ้ำได้หรือเขียงหั่นขนม FPGAs แทนที่ไมโครคอนโทรลเลอร์หน่วยความจำรวมถึงส่วนประกอบอื่น ๆ CPLDS ใช้ ICS ตรรกะเช่นเดียวกับทำงานได้ดีกับไมโครคอนโทรลเลอร์

ผู้ผลิต

Altera รวมถึง Xilinx ผู้ผลิต CPLD ที่ใหญ่ที่สุดนั้นเข้าใจได้ดีกว่าสำหรับ FPGAs ของพวกเขา Lattice Semiconductor เป็นหนึ่งในผู้ผลิต CPLD ขนาดใหญ่ที่มีพื้นที่ใกล้เคียงน้อยกว่า Atmel ทำให้ CPLD มาตรฐานอุตสาหกรรมเก่าที่เข้ากันได้กับ PIN

หากคุณวางแผนที่จะทำงานที่ 5volts ตัวเลือกของคุณมี จำกัด Xilinx XC9500 CPLD ยังคงมีให้เป็นสต็อกเก่าใหม่ แต่ค่าใช้จ่ายมากกว่าสี่เท่าที่ใหม่กว่า 3.3Volt เทียบเท่า ซีรี่ส์ ATF1502 ของ Atmel ทำงานที่ 5volts อย่างไรก็ตามพวกเขาไม่ได้มีสภาพแวดล้อมที่ก้าวหน้าฟรี

ที่ 3.3volts มีตัวเลือกเพิ่มเติม แต่ CPLD ใหม่อย่างต่อเนื่องมีหลักที่ทำงานที่ 2.5Volts, 1.8VOLTS หรือต่ำกว่า Altera Maxii รวมถึงซีรี่ส์ Xilinx XC9500XL มีแนวโน้มที่จะเป็น CPLD 3.3Volt ที่โดดเด่นที่สุด Xilinx ในทำนองเดียวกันทำให้ coolrunnerii cpld อย่างไรก็ตามมีเฉพาะในชุด TQFP รวมถึงต้องการอุปทาน 1.8Volt แยกต่างหากสำหรับหลัก

แพคเกจ

ผู้ผลิตส่วนใหญ่เสนอหนึ่งหรือสอง CPLD ในแพ็คเกจ PLCC 44 ที่เป็นมิตรกับงานอดิเรกแม้ว่าจะเริ่มหายไป PLCC เป็นชิปติดตั้งพื้นผิวที่มีขนาดเท่าซุปด้วยหมุดทั้งสี่ด้าน ซ็อกเก็ต PLCC44 มักจะนำเสนอในการผ่านรูเช่นเดียวกับรุ่น SMD น่าเสียดายที่ครัวเรือน CPLD ที่ใหม่กว่ากำลังเริ่มกำจัดมัด PLCC รวมถึงเสนอเพียง 44 พินรวมถึงชิป TQFP ที่ใหญ่กว่าเช่น Coolrunnerii ของ Xilinx

สภาพแวดล้อมการพัฒนา

ผู้ผลิตส่วนใหญ่เสนอบรรยากาศความก้าวหน้าฟรีที่รองรับการป้อนสไตล์การใช้งาน Syquatics อย่างง่ายนอกเหนือจาก Verilog หรือ VHDL หลายคนจะไม่สนับสนุน FPGA ล่าสุดในรุ่นฟรีอย่างไรก็ตามเราต้องการชิ้นส่วน CPLD เท่านั้น Altera มี Quartus, Xilinx มี ISE เช่นเดียวกับขัดแตะมี isplever Atmel มี Prochip Designer สำหรับซีรี่ส์ ATF15XX อย่างไรก็ตามพวกเขาเสนอใบอนุญาตทดลองใช้ 6 เดือนเท่านั้นซึ่งพวกเขาจะไม่ให้เราจริงๆ

ผู้เขียนโปรแกรมเมอร์

คณะกรรมการความก้าวหน้าที่เรานำเสนอไม่ต้องการโปรแกรมเมอร์ JTAG ที่แยกต่างหากเนื่องจากไมโครคอนโทรลเลอร์ PIC แล้วโปรแกรม CPLD หากคุณต้องการโปรแกรมเมอร์ภายนอกที่ถูกที่สุดคือโปรแกรมเมอร์พอร์ตขนาน: สายเคเบิลแบบขนาน III สำหรับ Xilinx เช่นเดียวกับ Byleblaster สำหรับ Altera โคลนราคาไม่แพงเช่นเดียวกับ Schematics มีให้ที่ SparkFun OpenOCD เป็นโปรแกรมเมอร์ USB JTAG ทั่วไปที่จะทำงานร่วมกับ CPLD จำนวนมาก FPGAs เช่นเดียวกับแขน

ทางเลือกของเรา

ในที่สุดเราก็ตัดสินในซีรี่ส์ Xilinx XC9500XL ตั้งแต่นั้นมาD ชุดความก้าวหน้าที่ไม่แพงเราอาจใช้เพื่อทดสอบโปรแกรมเมอร์ JTAG ของเราก่อนที่จะใช้การออกแบบทั้งหมด

DO-CPLD-DK จาก Digilent มี XC9572XL, Coolrunnerii เช่นเดียวกับโปรแกรมเมอร์พอร์ตขนาน Nu Horizons มีการออกแบบที่ไม่ใช่ ROHS เก่าสำหรับ $ 40 อย่างไรก็ตามเนื่องจากการจัดการประเภทตัวแปร Sloppy ในสคริปต์การประมวลผลบัตรเครดิตของพวกเขาเราไม่สามารถสั่งซื้อออนไลน์ได้ทั้งหมด เราพยายามที่จะทำผ่านโทรศัพท์ แต่พวกเขาปฏิเสธที่จะใช้คำสั่งซื้อเล็กน้อยในโทรศัพท์แม้ในระหว่างการทำงานผิดปกติของเว็บไซต์ ในท้ายที่สุดมันถูกกว่าที่จะจ่ายค่าใช้จ่ายทั้งหมดที่ Digikey (# 122-1512-ND) หลังจากรวมถึงค่าใช้จ่ายในการจัดส่งที่สูงเกินไปของฮอไรซอนใหม่ ตามปกติเราจะไม่พูดถึงเรื่องนี้อย่างไรก็ตามมีเพียงสองแห่งที่จะซื้อบอร์ดที่น่าจะเป็นที่น่าสังเกตว่าประสบการณ์ของเรา

คณะกรรมการความก้าวหน้า CPLD

คลิกที่นี่เพื่อดูภาพวงจรขนาดเต็ม (PNG) วงจรรวมถึง PCB ได้รับการออกแบบโดยใช้ Cadsoft Eagle เวอร์ชั่นฟรีแวร์ ข้อมูลทั้งหมดสำหรับงานนี้รวมอยู่ในงานเก็บถาวรงานที่เชื่อมโยงในตอนท้ายของบทความ

วงจร

ไมโครคอนโทรลเลอร์ 24FJ64GA002 Pic 24FJ64GA002 จัดเตรียมอินเทอร์เฟซการเขียนโปรแกรมแต่ละรายให้กับ CPLD เราใช้รูป $ 4 นี้ในงานที่ยอดเยี่ยมตั้งแต่ฟังก์ชั่น Pin ต่อพ่วงทำให้การกำหนดเส้นทางบอร์ดง่ายอย่างแท้จริง ตรวจสอบการแนะนำของเรากับ PIC24F สำหรับรายละเอียดเพิ่มเติม รูปจำเป็นต้องมีปฏิสัมพันธ์กับ PC Serial Port ดังนั้นเราจึงเพิ่มตัวรับส่งสัญญาณสูงสุด 3232 RS232 ราคาไม่แพง อินเทอร์เฟซอนุกรมควรทำงานกับอะแดปเตอร์แบบ USB->

ตัวเลือกของเราของ CPLD (IC3), XILINX XC9572XL (PDF) เชื่อมโยงระหว่างรูปรวมถึงจำนวนส่วนประกอบอื่น ๆ เราสามารถผลิตวงจรที่ไม่มีที่สิ้นสุดระหว่างรูปรวมถึงชิปอื่น ๆ ที่ใช้ตรรกะที่ทำซ้ำได้ภายใน CPLD PIC จะตั้งโปรแกรม CPLD ด้วยรหัสที่ส่งจากพอร์ตอนุกรม PC แต่เรายังคงนำหมุด JTAG ไปที่ส่วนหัวเพื่อการดีบักภายนอกที่เรียบง่าย

เครื่องออสซิลเลเตอร์โปรแกรมดิจิตอล DS1085 (IC4) ผลิตความถี่ของนาฬิการะหว่าง 8KHz เช่นเดียวกับ 133MHz ที่เพิ่มขึ้น 10KHz ซึ่งคล้ายกันอย่างมากกับ DS1077 ที่เราครอบคลุมก่อนหน้านี้อย่างไรก็ตามมันมีขั้นตอนระหว่างความถี่ทั้งหมด DS1085 ต้องการอุปทาน 5volt (VR2) อินเทอร์เฟซ I2C ในทำนองเดียวกันทำงานที่ 5volts ดังนั้นเราจึงเชื่อมโยงกับพิน PIC ที่ทนต่อ 5Volt เป็นไปได้ที่จะใช้ประโยชน์จาก 3.3Volt 66MHz 1085L แทนเช่นเดียวกับกำจัดอุปทาน 5volt

เราใช้ตัวควบคุมแรงดันไฟฟ้า 3.3Volt SOT223 ราคาไม่แพง (VR1) เพื่อให้พลังงานส่วนใหญ่ของวงจร สามารถแยก 5Volt (VR2) ได้หากคุณใช้เครื่องออสซิลเลเตอร์ 1085L 3.3Volt ที่ช้าลง

cplds มักใช้เป็นตัวควบคุมหน่วยความจำดังนั้นเราจึงรวม 32k ของ SRAM (IC5) บนกระดานความก้าวหน้า สลัก 3.3volt ที่มีอินพุต 2Volt Tolerant อินเตอร์เฟสหน่วยความจำอินพุตไปยังแรงดันไฟฟ้าภายนอกที่หลากหลาย (IC6) อินพุตสลักจะอยู่ในระดับต่ำด้วยเครือข่ายตัวต้านทาน 1mohm (RN1) เราจะหารือเกี่ยวกับส่วนนี้อย่างกว้างขวางในบทความที่กำลังจะมาถึง

PCB

กระดานเป็นการออกแบบด้านเดียวเสมือน เราทำการประนีประนอมจำนวนมากเพื่อให้เราสามารถสร้างต้นแบบ PCB ที่ทดลองได้อย่างมาก เรานำเสนอคณะกรรมการ ‘ตามที่เป็น’ สำหรับการตายอื่น ๆ ที่อาจต้องการจำกระดานนี้ที่บ้าน หากคุณส่ง PCB ไปที่ HOUSE BOARD ให้พยายามแก้ไขปัญหาเหล่านี้ก่อนที่จะสร้างบอร์ดสองด้าน ‘จริง’

หนึ่ง PIN PING ของ CPLD นั้นขาดตัวเก็บประจุที่แยกออกจากกันอย่างสิ้นเชิง ไม่มีวิธีการใส่ตัวเก็บประจุในพื้นที่นั้น ตัวเก็บประจุแบบแยก CPLD หนึ่งตัวเช่นเดียวกับตัวเก็บประจุ SRAM Decoupling เป็นชิ้นส่วนผ่านรู การใช้ชิ้นส่วนผ่านหลุมเหล่านี้กำจัดสายจัมเปอร์สองสามสาย

สายจัมเปอร์ที่ด้านหลังของกระดานได้รับการปรับให้เหมาะสมสำหรับการผลิตด้านเดียวมากกว่าการปฏิบัติสไตล์ที่ยอดเยี่ยม เราแกล้งบอร์ดสองด้านโดยบัดกรีบัสไฟฟ้าที่ด้านหลัง สไตล์บอร์ดสองด้านของแท้ควรพาเส้นทางบัสพาวเวอร์เพื่อป้องกันเส้นทางการข้ามสัญญาณรวมถึงตัวเก็บประจุที่ขาดหายไป

เราใช้ Surface ติดตั้งซ็อกเก็ต PLCC ชิปอย่างไรก็ตามรุ่นผ่านรูนั้นเป็นแนวคิดที่ดีกว่ามาก เราแม้ว่ารุ่น SMD จะง่ายต่อการประสาน แต่มัน [กลายเป็น] ฝันร้าย เราต้องการ CPLD ที่อยู่ด้านหน้าของคณะกรรมการเพื่อการนำเสนอที่ยอดเยี่ยมที่สุด บอร์ดสองด้านที่เหมาะสมที่มีการชุบผ่านรูสามารถมีซ็อกเก็ตผ่านรูที่ด้านหน้าได้อย่างไรก็ตามนี่เป็นไปไม่ได้กับบอร์ดต้นแบบขนาด 1 ด้านของเรา

ส่วนรายการ

คลิกที่นี่เพื่อดูไดอะแกรมตำแหน่งขนาดเต็ม (PNG)

ส่วนหนึ่ง
ค่า

ic1
Pic25FJ64GA002 (SOIC)

IC2
MAX3232CSE (SOIC-N)

ic3
XC9572XL-10PCG44C (PLCC)

–
PLCC44 ซ็อกเก็ต SMD

ic4
DS1085 หรือ DS1085L (SOIC)

ic5
32kx8, 3.3V, SRAM (SOJ)

ic6
74LVT573D (SOIC)

vr1
3.3V Regulator, LD1117S33 (SOT223)

vr2
5V Regulator, LD1117S50 (SOT223)

C1-11,13-17
ตัวเก็บประจุ 0.1uf decoupling (0805)

c12
ตัวเก็บประจุ 0.01UF (0805)

C15,16
ตัวเก็บประจุ 0.1uf decoupling (ผ่านรู)

c18
ตัวเก็บประจุ 10uf แทนทาลัม (A)

R1,2
ตัวต้านทาน 390ohm (0805)

r3-5
ตัวต้านทาน 2000ohm (0805)

rn1
เครือข่ายตัวต้านทาน 1mohm (9 พิน)

LED1,2
LED (08)05)

x1
ขั้วต่อพอร์ตอนุกรมหญิง DB9 * ยังไม่ทดลอง

J1
แจ็คพลังงาน 2.1 มม

ICSP, JTAG, SV1
0.1 “หัวพินมุมขวา

S1
สวิทช์สัมผัส (DTSM-6)

เฟิร์มแวร์

เฟิร์มแวร์ถูกเขียนใน C โดยใช้คอมไพเลอร์ PIC C30 รุ่นฟรี ค้นพบทุกอย่างเกี่ยวกับการทำงานกับรูปนี้ในการแนะนำของเราในซีรีส์ 24F เฟิร์มแวร์รวมอยู่ในการเก็บถาวรงานในตอนท้ายของบทความ

เราต้องการวิธีการที่ง่ายมากในการโต้ตอบกับฮาร์ดแวร์บนกระดานโดยไม่มีวัฏจักรการทดสอบโปรแกรมที่ไม่มีที่สิ้นสุด เราสร้างเฟิร์มแวร์โจรสลัดบัสรุ่นที่กำหนดเองที่ให้อินเตอร์เฟสเทอร์มินัล ASCII อย่างง่ายไปยังชิปนาฬิกา DS1085 (I2C) อินเทอร์เฟซการตั้งโปรแกรม CPLD (JTAG) รวมถึงอินเตอร์เฟสสายเคเบิล 3 สาย (SPI) ไปยัง CPLD ตรวจสอบการกวดวิชาเกี่ยวกับโจรสลัดรถบัสสำหรับพื้นหลังบนไวยากรณ์ที่ใช้งานง่ายด้วยเฟิร์มแวร์

เฟิร์มแวร์บัสรถบัสดั้งเดิมจัดการกับโปรโตคอลจำนวนมากที่แบ่งปันหมุดเดียวกันที่แน่นอน สำหรับรุ่น CPLD เราเปลี่ยนการมอบหมายพินให้เป็นรูปร่างที่เชื่อมต่อกับคณะกรรมการความก้าวหน้า เราก็กำจัดโมดูลที่ไม่ได้ใช้เช่นเดียวกับตัวเลือก

ตัวอย่าง Led CPLD Blinky

เราเตรียมสไตล์หลายรูปแบบในสภาพแวดล้อมความก้าวหน้าของ Xilinx Schematics, ไฟล์ตำแหน่งพินรวมถึงสไตล์ที่รวบรวม (XSVF) รวมอยู่ในงานเก็บถาวรงานที่ลิงค์ในตอนท้ายของบทความ คำอธิบายแบบเต็มของ ISE อยู่นอกเหนือช่วงของบทความนี้ เราค้นพบข้อมูลช่วยเหลือที่มีประโยชน์เพียงพอที่จะทำให้ตัวอย่างเหล่านี้

รูปแบบแรกเพียงไฟ LED ที่เชื่อมโยงกับ PIN 8 ของ CPLD

เตรียมไฟล์ XSVF

XSVF เป็นรูปแบบการเขียนโปรแกรม JTAG ที่ถูกบีบอัดตามที่ Xilinx อธิบายในแอปพลิเคชันหมายเหตุนี้ (PDF) XSVF ไม่ได้ จำกัด อยู่ในการเขียนโปรแกรมอุปกรณ์ Xilinx เช่นเดียวกับที่สามารถเตรียมพร้อมสำหรับชิปประเภทใดก็ได้ที่ให้ไฟล์ BSDL JTAG ทั่วไป

เปิดเครื่องมือการเขียนโปรแกรมเอฟเฟกต์จากแผงงาน ISE Style Suite ภายใต้การกำหนดค่าอุปกรณ์เป้าหมาย -> ผลกระทบ

เลือกตัวเลือกเพื่อสร้างไฟล์ จำกัด การสแกนรวมถึงตั้งค่าประเภทเป็น XSVF

ให้ XSVF เอาต์พุตข้อมูลข้อมูลรวมถึงจากนั้นเพิ่มรูปภาพ CPLD ที่คอมไพล์ (EX1.JED) เมื่อได้รับแจ้งให้เพิ่มอุปกรณ์

คุณควรเห็นห่วงโซ่ jtag ที่มีอุปกรณ์เดียว

คลิกที่แกดเจ็ตรวมถึงโปรแกรมเลือก ผลกระทบจะบันทึกลำดับการเขียนโปรแกรมเป็นไฟล์ XSVF

ด้วยข้อมูล XSVF ในมือถึงเวลาที่จะเปิดเทอร์มินัลรวมถึงโปรแกรม CPLD เราชอบเทราเยฟเช่นเดียวกับ Hercules บน Windows คุณต้องอนุญาตให้ใช้ Xon / Xoff Flow จัดการในไคลเอนต์เพื่อใช้อินเตอร์เฟส JTAG การตั้งค่าด้านพีซีเริ่มต้นสำหรับเทอร์มินัลบอร์ดที่ก้าวหน้าคือ 115200bps, 8N1

HIZ> M <-Select Mode 1. HIZ 2. I2C 3. jtag 4. RAW3Wire โหมด> 3 <-jtag ชุดโหมด 900 602 jtag พร้อม jtag> (2) <-probe jtag chain macro โซ่ xxx jtag init XXX JTAGSM: รีเซ็ต XXX JTAGSM: รีเซ็ต -> ไม่ได้ใช้งาน
XXX JTAGSM: IDLE-> การลงทะเบียนคำแนะนำ (ล่าช้าหนึ่งบิตสำหรับ TMS)
xxx jtagsm: ir-> ไม่ได้ใช้งาน
xxx jtagsm: idle-> การลงทะเบียนข้อมูล
xxx jtagsm: dr-> ไม่ได้ใช้งาน
XXX JTAGSM: รีเซ็ต
XXX JTAGSM: รีเซ็ต -> ไม่ได้ใช้งาน
xxx jtagsm: idle-> การลงทะเบียนข้อมูล
รายงานโซ่ XXX JTAG:
อุปกรณ์ 0x01
# 0x01: 0xc9 0x02 0x06 0x9a <-XC9572XL ตอบกลับ xxx jtagsm: dr-> ไม่ได้ใช้งาน
jtag>

ในเทอร์มินัลเราไปที่เมนูโหมด (m) เช่นเดียวกับเลือก JTAG (3) Macro 2 Probes JTAG ในสถานการณ์ของเรานี่เป็นเพียง CPLD รายงานลูกโซ่บอกเราว่าชิปเชื่อมโยงเช่นเดียวกับการตอบสนอง เช็คเอาท์ข้อมูลเพิ่มเติมเกี่ยวกับอินเตอร์เฟส JTAG

ตอนนี้เราสามารถเรียกใช้โปรแกรมเมอร์ XSVF แมโคร (3) รวมถึงอัปโหลดข้อมูล XSVF จากเทอร์มินัลในโหมดไบนารี ตัวอย่างแรกเพียงไฟ LED บน PIN 8. หากไฟ LED เราสามารถยืนยันได้ว่าการเขียนโปรแกรมประสบความสำเร็จ หากไฟ LED ของคุณไม่สว่างอย่าสิ้นหวัง บางครั้งโปรแกรมเมอร์โปรแกรมเมอร์ JTAG รวมถึงแมโครรีเซ็ต (1) จะได้รับชิปไป

นำไปสู่ความสว่างเต็มรูปแบบ

74LS32 / 4071 หรือประตูกะพริบในอัตราครึ่ง (/ 2)

องค์ประกอบสำคัญของคณะกรรมการความก้าวหน้า CPLD คือซินธิไซเซอร์ความถี่ 1085 (L) เชื่อมโยงกับ PIN 7 ของ CPLD ตัวอย่างต่อไปใช้ตรรกะหรือประตูเช่น 74LS32 หรือ 4071 IC เพื่อกะพริบเป็นไฟ LED ทุกครั้งที่สัญญาณนาฬิกาอยู่ในระดับสูง แม้แต่อัตรานาฬิกาที่ช้าที่สุดที่กะพริบจะมองเห็นได้อย่างรวดเร็ว แต่เราควรได้รับผลกระทบการหรี่แสง PWM ที่ดีเมื่อเทียบกับตัวอย่างแรก

jtag> m <-select mode 1. HIZ 2. I2C 3. jtag 4. RAW3Wire โหมด> 2 <-i2C อินเตอร์เฟสถึง DS1085 ชุดโหมด 900 202 I2C พร้อม I2C> (1) <-Address เรียกดูมาโคร XXX เรียกดู 7 บิต I2C ที่อยู่ที่อยู่ พบแกดเจ็ตที่: 0xb0 0xb1 <- ที่อยู่ DS1085 I2C>

โปรแกรม CPLD เป็นก่อนหน้านี้รวมถึงเปลี่ยนเป็นโหมด I2C เพื่อเข้าถึงนาฬิกา DS1085 เราอาจค้นหาที่อยู่แกดเจ็ตใน th